PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-030469

(43)Date of publication of application: 28.01.2000

(51)Int.Cl.

G11C 15/04

(21)Application number: 10-198324

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

14.07.1998

(72)Inventor: TAKESHITA KOJI


TAKAHASHI NORIAKI

(54) ASSOCIATIVE MEMORY CELL AND ASSOCIATIVE MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an associative memory cell and an associative memory which can retrieve plural retrieval data rows or plural mask setting information rows at one time.

SOLUTION: This associative memory cell contains (1) two pairs of retrieval data line pairs RB and the inverse of RB, RC and the inverse of RC. (2) N21-N23 and N31-N33 for retrieving whether or not the retrieval data given to these two pairs of retrieval data line pairs each agree with the data held at a node of P1 and N1, and a node of P2 and N2, respectively, and (3) match lines MLB and MLC for outputting these retrieved results.



(19) 日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2000-30469

(P2000-30469A)(43)公開日 平成12年1月28日(2000.1.28)

(51) Int. Cl. 7

G11C 15/04

識別記号

601

FΙ

G11C 15/04

テーマコート' (参考)

601 601

審査請求 未請求 請求項の数8 OL (全16頁)

(21)出願番号

特願平10-198324

(22)出願日

平成10年7月14日(1998.7.14)

(71)出願人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 竹下 浩司

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 髙橋 徳明

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(74)代理人 100090620

弁理士 工藤 宜幸


(54) 【発明の名称】連想メモリセル及び連想メモリ

(57)【要約】

複数の検索データ列又は複数のマスク設定情 報列に対し1回で検索できる連想メモリセル及び連想メ モリを提供する。

【解決手段】 本発明の連想メモリセルは、(1)2対 の検索データ線対RB及びRB/、RC及びRC/と、

(2) この2対の検索データ線対に与えられた検索デー タがそれぞれ、P1及びN1の接続点とP2及びN2の 接続点とに保持されたデータと一致するか否かを検索す るN21~N23及びN31~N33と、(3)この検 索結果を出力するマッチ線MLB及びMLCとを有する ことを特徴とする。



【特許請求の範囲】

【請求項1】 メモリセルと、このメモリセルに保持さ れたデータと検索データとの一致を判定する照合手段と を有する連想メモリセルにおいて、

1

異なる検索データが与えられる複数の上記照合手段を有 することを特徴とする連想メモリセル.

【請求項2】 メモリセルと、このメモリセルに保持さ れたデータと検索データとの一致を判定して出力する照 合手段とを有する連想メモリセルにおいて、

上記照合手段の判定結果を、重複して取り出す1以上の 10 取出手段を有することを特徴とする連想メモリセル。

【請求項3】 メモリセルと、このメモリセルに保持さ れたデータと検索データとの一致を判定する照合手段と を有する連想メモリセルにおいて、

異なる検索データが与えられる複数の上記照合手段と、 上記各照合手段に対応して設けられたものであって、対 応する上記照合手段の判定結果を、重複して取り出す1 以上の取出手段とを有することを特徴とする連想メモリ セル。

【請求項4】 づいて、重複して取り出した上記照合手段の判定結果を 出力又は出力停止にすることを特徴とする請求項2又は 3に記載の連想メモリセル。

【請求項5】 上記照合手段は、マスク設定情報に基づ いて、自手段の判定結果を出力又は出力停止にすること を特徴とする請求項2又は3に記載の連想メモリセル。

【請求項6】 複数のワード線と複数のビット線対によ ってマトリクス状にアドレス付けされた請求項1~4の いずれかに記載の複数の連想メモリセルを有し、

各連想メモリセルから出力される一致判定信号を、上記 30 参照しながら説明する。 複数のワード線に対応して設けられた複数のマッチ線 に、検索データ列別及び又はマスク設定情報列別に出力 することを特徴とする連想メモリ。

【請求項7】 請求項6に記載の連想メモリにおいて、 検索データ列別及び又はマスク設定情報列別に出力され た一致判定信号の優先度別に設けられ、自手段に与えら れた同優先度の一致判定信号に基づき、多重一致の検 出、不一致の検出、又は、一致を検出したデータを保持 するアドレス中の1つの所定アドレスの出力を行う複数 の一致判定信号処理手段を有することを特徴とする連想 40 レインーソース間が導通することを意味し、以下同様に メモリ。

【請求項8】 請求項6に記載の連想メモリにおいて、 検索データ列別及び又はマスク設定情報列別に出力され た一致判定信号の優先度別に設けられ、自手段に与えら れた同優先度の一致判定信号に基づき、不一致を検出す る複数の不一致検出手段と、

上記不一致検出手段が不一致を検出しない優先度のう ち、最も優先度の高い一致判定信号を選定するセレクト 手段と、

上記セレクト手段が選定した一致判定信号に基づき、多 50 す。) にデータが与えられたときには、ピット線BLと

重一致の検出、不一致の検出、又は、一致を検出したデ ータを保持するアドレス中の1つの所定アドレスの出力 を行う一致判定信号処理手段と、

を有することを特徴とする連想メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は連想メモリセル及び 連想メモリに関し、例えば、メッセージ単位での交換処 理を行う装置に適用し得るものである。

[0002]

【従来の技術】文献1:菅野卓雄監修, 飯塚哲哉編, 『CMOS超LSIの設計』, pp.176-177, 培風館, 19

連想メモリ (Content Addresable Memory:以下、「C AM」と記す)とは、上記文献1に説明されているよう に、通常のRAM (Random Access Memory) のようにア ドレスを入力して、データ列の読み出し或いは書き込み を行うのみでなく、検索データ列を入力して、それに合 致する或いは類似するデータ列を持ったワードの有無や 上記各取出手段は、マスク設定情報に基 20 そのアドレスの個数を、単一又は数サイクルで検索する 検索機能(照合機能)を備えたメモリである。

> 【0003】このような機能を持たせるために、従来の CAMセルは、通常のSRAM (Static RAM) セル に検索機能を加えた構成になっている。ここで、一般に は、図2又は図3に示すように、検索イネーブル線がな いCAMセルを使用する場合が多い。また、CAMは、 図4に示すように、SRAMと同様にnワード*mピッ ト構成のCAMセルのアレイ構造からなる。以下、CA Mの基本的な動作について、図2に示したCAMセルを

> 【0004】PチャネルMOS型FET (以降、符号の 先頭に「P」を付して表し、特に必要のない限り名称は 省略する) 1及びNチャネルMOS型FET (以下、符 号の先頭に「N」を付し、特に必要のない限り名称は省 略する) 1の接続点とP2及びN2の接続点には、互い に相補の関係にある論理(2値)が保持される。例え ば、P1及びN1の接続点に"H"レベルが、P2及びN 2の接統点に"L"レベルが与えられた場合には、P1及 びN2がオンし(ここで「オンする」とは、FETのド 用いる)、P2及びN.1がオフする(ここで「オフす る」とは、FETのドレイン-ソース間が導通しないこ とを意味し、以下同様に用いる) ので、与えられた論理 が保持されることになる。

> 【0005】ここで、ワード線WLに"H"レベルが与え られた場合、N3及びN4がオンするので、ビット線対 BL及びBL/(なお、本文では、相補の関係にある負 論理の信号線に対して符号の末尾に「/」を付して示 す。また、図面では、符号の頭上に「一」を付して示

BL/とに与えられた相補関係の論理が、P1及びN1の接続点とP2及びN2の接続点とに与えられて保持されることになる。一方、ピット線対BL及びBL/にデータが与えられないときには、P1及びN1の接続点とP2及びN2の接続点とに保持された相補関係の論理がピット線BLとBL/とに与えられ、データが出力されることになる。なお、この説明でもわかるように、メモリに対して授受するデータは、メモリ内では相補関係の論理信号として処理されている。

【0006】また、ワード線WLが「L"レベルの状態 で、ピット線対BL及びBL/に検索データが与えられ た場合には、ビット線BLとBL/とに与えられた論理 がP1及びN1の接続点とP2及びN2の接続点とに保 持された論理と一致しないときは、"H"レベルのビット 線BL又はBL/に接続されたN11又はN12がオン し、N11及びN12の接続点が"H"レベルになり、そ の結果、N13がオンするので、マッチ線MLが L"レ ベルになる。一方、ピット線BLとBL/とに与えられ た論理がP1及びN1の接続点とP2及びN2の接続点 とに保持された論理と一致するときは、"L"レベルのピ 20 ット線BL又はBL/に接続されたN11又はN12が オンするので、予めN11及びN12の接続点が し レ ベルであり、マッチ線MLが"H"レベルであれば、N1 3はオフしたままであり、マッチ線MLも"H"レベルの まま保持される。但し、ピット線BL及びBL/共に L"レベルが与えられたときには、N11及びN12の どちらがオンしてもN11及びN12の接続点は"L"レ ベルであるので、N13はオフしたままであり、マッチ 線MLも"H"レベルのまま保持される。なお、図3に示 したCAMセルも同様の動作を行うものである。

【0007】すなわち、このCAMの検索動作は、すべてのワード線を"L"レベルに、すべてのマッチ線を"H"レベルにした状態で、検索を行う(ケアする)ビット線対に検索データ列を、検索を行わない(マスクする)ビット線対に共に"L"レベルを入力すると、一致したデータ列が保持されているCAMセルに接続されたマッチ線のみが"H"レベルに保持されることになる。

【0008】一方、CAMの周辺回路には、応用システムの要求により種々の機能が付加されている。例えば、

(1) ケアするか、マスクするかを設定するマスク機能 40 回路とその情報列を蓄えるマスク設定用レジスタ回路、

(2)一致したアドレスをバイナリー信号にするエンコーダ回路(特に、多重一致した場合、優先度の高いアドレスを分離して出力するプライオリティ機能を有するエンコーダ回路が多い)、(3)一致がなかったことを検出する不一致検出回路、(4)多重一致があったことを検出する多重一致検出回路、(5)すべてのアドレスに登録(記憶)データがあることを検出するFULL検出回路、(6)どのアドレスにも登録(記憶)データがないことを検出するEMPTY検出回路などがある。

【0009】文献2:伊藤敦夫, 鈴木晃二, 久松秀則, 石戸泰樹、本田直人、『ATMを用いた高速・広帯域デ ータ交換システムの一検討』, 電子情報通信学会, 集積 回路研究会, SSE90-128. 1N90-89, pp. 19-24 次に、このCAMを用いた応用システムの一種であるア ドレス変換装置について説明する。 図5は、上記文献2 に開示された、ATM技術を用いたコネクションレス・ データ交換システム中のアドレス変換装置(ヘッダーコ ンパータとも呼ばれる)のルーティング処理の概要を示 10 したものである。コネクションレス通信のメッセージ (図中「セル」) には宛先アドレス(図中「DA」) と 送り元アドレス(図中「SA」)が含まれており、ルー ティング処理では、回線から到来したセルの宛先アドレ スに基づいて、ルーティング用CAM1で対応するコネ クション番号(VPI、VCI)の検索が行われ、この 検索結果に基づきヘッダ変換用デーブル2から対応する コネクション番号が読み出され、ヘッダ変換回路3でこ

の読み出されたコネクション番号がセルのヘッダに付加

されて変換される。このヘッダが変換されたセルは、A

TMスイッチを介して、自局内の回線に割り当てられた

り他局へ送られたりする。

【0010】ここでさらに、ルーティング用CAM1の 第1の検索方法について説明する。到来したセルの宛先 アドレスが、自局のアドレスであるか或いは他局のアド レスであるかを識別するために、ルーティング用CAM 1には、予め宛先アドレスの登録の際に局内/局外識別 子も登録されている。そこで、まず、局内識別子が一致 するように検索が行われ、局内に該当するコネクション 番号がないかを調べ、もし該当するコネクション番号が なければ、局外識別子が一致するように検索が行われ、 該当する他局の番号がにないかを調べる。このようにし て局内か局外かの検索が行われた後、宛先アドレスの検 索が行われる。

【0011】一方、図6は、第2の検索方法の例を示したものである。例えば、aaaa-bbbb-cccc-dddd(16進数)の4つの部分を持つ宛先アドレスがあるとする。0120-0301-F61A-1111という宛先アドレスを検索データ列として調べるとき、まず、全番号が一致しているデータ列を調べたい。しかし、それに該当するデータ列が無かった場合は、次に先頭の3部分が一致するデータ列を調べたい。それでも、該当するデータ列が無かった場合は、更に、先頭部分だけ一致するデータ列を調べたい。このように、順次、照合する部分を変えて検索が行われる。

[0012]

【発明が解決しようとする課題】しかしながら、従来のアドレス変換装置に用いたCAMで、上述した第1の検索方法を行うと、検索するデータ列が変わる度に検索データ列を変更して再び検索を行う必要があり、局内か局50 外かの検索が行われた後に宛先アドレスの検索を行うの

で、最低でも2回の検索を行わなければならない。また、上述した第2の検索方法を行うと、検索データのケア/マスクを設定するマスク設定情報列が変わる度にマスク設定情報列を変更して再び検索を行う必要があり、最大4回も検索を行わなければならない。

【0013】このように、従来のアドレス変換装置のCAMでは、1つのアドレスを処理するのに複数回の検索が必要であり、処理が繁雑になり、処理速度が遅くなるという課題があった。

【0014】一方、これを回避するために、CAMを並 10 は、全てこれと同様のものである。 列して用いればよいのだが、並列分の個数のCAMが必 【0023】ここで、各構成要素の要となり、装置が大きく、高価格になるという課題があ 明する。P1及びP2のソースは、 った。 電源に接続され、N1及びN2のソ

【0015】そのため、複数の検索データ列、又は、複数のマスク設定情報列に対じ1回で検索できる連想メモリセル及び連想メモリが求められていた。

[0016]

【課題を解決するための手段】かかる課題を解決するため、第1の本発明は、メモリセルと、このメモリセルに保持されたデータと検索データとの一致を判定する照合 20 手段とを有する連想メモリセルにおいて、異なる検索データが与えられる複数の照合手段を有することを特徴とする。

【0017】また、第2の本発明は、メモリセルと、このメモリセルに保持されたデータと検索データとの一致を判定して出力する照合手段とを有する連想メモリセルにおいて、照合手段の判定結果を、重複して取り出す1以上の取出手段を有し、各取出手段は、マスク設定情報に基づいて、重複して取り出した上記照合手段の判定結果を出力又は出力停止にすることを特徴とする。

【0018】さらに、第3の本発明の連想メモリは、複数のワード線と複数のビット線対によってマトリクス状にアドレス付けされた第1又は第2の本発明の複数の連想メモリセルを有し、各連想メモリセルから出力される一致判定信号を、複数のワード線に対応して設けられた複数のマッチ線に、検索データ列別及び又はマスク設定情報列別に出力することを特徴とする。

[0019]

【発明の実施の形態】(A) 第1の実施形態 され、N33は、そのドレインがマッチ線MLCに、そ以下、本発明による連想メモリセルの第1の実施形態に 40 のソースがグラウンドに、そのゲートがN31及びN3 ついて、図面を参照しながら詳述する。 2の接続点に接続される。

【0020】 (A-1) 構成の説明

図 1 は、第 1 の実施形態の連想メモリセルの構成を示した回路図である。図 1 において、この連想メモリセルは、P チャネルMOS型FET P 1 及びP 2 と、N チャネルMOS型FET N 1 \sim N 4、N 1 1 \sim N 1 3、N 2 1 \sim N 2 3 及びN 3 1 \sim N 3 3 とを有する。

【0021】P1及びP2はそれぞれ、ゲートに"し"レ 2の接続点に"し"レベルが与ベルが与えられた場合、ソース及びドレイン間を導通さ がオンし、P2及びN1がオせ、ゲートに"H"レベルが与えられた場合、ソース及び 50 理は保持されることになる。

ドレイン間を導通させないものである。なお、後述する 各実施形態で、符号の先頭に「P」を付して表すもの は、全てこれと同様のものである。

【0022】N1~N4、N11~N13、N21~N23及びN31~N33はそれぞれ、ゲートに"H"レベルが与えられた場合、ソース及びドレイン間を導通させ、ゲートに"L"レベルが与えられた場合、ソース及びドレイン間を導通させないものである。なお、後述する各実施形態で、符号の先頭に「N」を付して表すものは、全てこれと同様のものである。

【0023】ここで、各構成要素の接続関係について説明する。P1及びP2のソースは"H"レベルの供給する電源に接続され、N1及びN2のソースは"L"レベルを供給するグラウンドに接続され、P1のドレインはN1のドレインに接続され、P2のドレインはN2のドレインに接続される。

【0024】また、P1及びN1の接続点は、N3のドレインに接続されると共に、P2、N2、N12、N2 2及びN32のゲートに接続される。一方、P2及びN 2の接続点は、N4のドレインに接続されると共に、P 1、N1、N11、N21及びN31のゲートに接続される。

【0025】さらに、N3及びN4のゲートはワード線 WLに接続され、N3のソースはビット線BLに接続され、N4のソースはビット線BL/に接続される。ビット線対BL及びBL/の間には、ビット線BL側から、N11のソース及びドレイン、N12のドレイン及びソースが接続され、検索データ線対RB及びRB/の間には、検索データ線RB側から、N21のソース及びドレ イン、N22のドレイン及びソースが接続され、検索データ線RC側から、N31のソース及びドレイン、N32のドレイン及びソースが接続される。

【0026】さらにまた、N13は、そのドレインがマッチ線MLAに、そのソースがグラウンドに、そのゲートがN11及びN12の接続点に接続され、N23は、そのドレインがマッチ線MLBに、そのソースがグラウンドに、そのゲートがN21及びN22の接続点に接続され、N33は、そのドレインがマッチ線MLCに、そのソースがグラウンドに、そのゲートがN31及びN32の接続点に接続される。

【0027】ここでさらに、このように接続された各構成要素が有する機能について説明する。

【0028】P1、P2、N1及びN2は、P1及びN1の接続点とP2及びN2の接続点とに与えられた、互いに相補の関係にある論理を保持するものである。例えば、P1及びN1の接続点に"H"レベルが、P2及びN2の接続点に"L"レベルが与えられると、P1及びN2がオンし、P2及びN1がオフするので、与えられた論理は保持されることになる。

6

【0029】N3及びN4は、ワード線WLに"H"レベ ルが与えられた場合、N3及びN4がオンし、ピット線 対BL及びBL/にデータが与えられたときは、ピット 線BLとBL/とに与えられた相補関係の論理をそれぞ れ、P1及びN1の接続点とP2及びN2の接続点とに 与えて保持させるものである。また、ビット線対BL及 びBL/にデータが与えられないときには、P1及びN 1の接続点とP2及びN2の接続点とに保持された相補 関係の論理をそれぞれ、ピット線BLとBL/とに与え て出力させるものである。一方、N3及びN4は、ワー 10 L"レベルになる。一方、ピット線BLとBL/とに与 ド線WLに"L"レベルが与えられた場合には、N3及び N4がオフするので、ビット線BLとP1及びN1の接 統点とを絶縁させ、ビット線BL/とP2及びN2の接 続点とを絶縁させるものである。

【0030】N11~N13は、ピット線BLとBL/ とに与えられた論理がそれぞれ、P1及びN1の接続点 とP2及びN2の接続点とに保持された論理と一致しな い場合、"H"レベルのピット線BL又はBL/に接続さ れたN11又はN12がオンするので、N11及びN1 2の接続点が"H"レベルになってN13がオンし、マッ 20 が、同様の動作が行われることになる。 チ線MLAを L"レベルにするものである。一方、ビッ ト線BLとBL/とに与えられた論理がそれぞれ、P1 及びN1の接続点とP2及びN2の接続点とに保持され た論理と一致する場合には、"L"レベルのビット線BL 又はBL/に接続されたN11又はN12がオンするの で、予めN11及びN12の接続点が"L"レベルで、マ ッチ線MLAに"H"レベルが与えられていれば、N13 がオフしたままであり、マッチ線MLAを"H"レベルの まま保持するものである。但し、ピット線対BL及びB L/の双方に"L"レベルが与えられたときには、N11 30 とする。 及びN12のどちらがオンしてもN11及びN12の接 統点は"L"レベルであるので、N13はオフしたままで あり、マッチ線MLAは"H"レベルのまま保持される。

【0031】なお、N21~N23も、対応接続する検 索データ線対RB及びRB/とマッチ線MLBとが異な る以外は、N11~N13と同様の機能を有するもので あり、また、N31~N33も、対応接続する検索デー タ線対R C及びR C/とマッチ線ML Cとが異なる以外 は、N11~N13と同様の機能を有するものである。

【0032】 (A-2) 動作の説明

互いに相補の関係にある論理が保持される。

次に、上述した構成を有する第1の実施形態の連想メモ リセルの動作について、図1を参照しながら説明する。 [0033] P1、P2、N1及びN2では、P1及び N1の接続点とP2及びN2の接続点とに与えられた、

【0034】ここで、ワード線WLに"H"レベルが与え られた場合、N3及びN4がオンするので、ピット線対 BL及びBL/にデータが与えられたときは、ピット線 BLとBL/とに与えられた相補関係の論理がそれぞ れ、P1及びN1の接続点とP2及びN2の接続点とに 50

与えられて保持される。一方、ピット線対BL及びBL /にデータが与えられないときは、P1及びN1の接続 点とP2及びN2の接続点とに保持された論理がそれぞ れ、ピット線BLとBL/とに与えられる。

【0035】また、ワード線WLが"L"レベルの状態 で、ビット線対BL及びBL/に検索データが与えられ た場合には、ピット線BLとBL/とに与えられた論理 がP1及びN1の接続点とP2及びN2の接続点とに保 持された論理と一致しないときは、マッチ線MLAが えられた論理がP1及びN1の接続点とP2及びN2の 接続点とに保持された論理と一致するときは、予めマッ チ線MLAが H"レベルであれば、マッチ線MLは"H" レベルのまま保持される。

【0036】なお、ワード線Wしが L*レベルの状態で 検索データ線対RB及びRB/に検索データが与えられ た場合も、又は、ワード線WLが"L"レベルの状態で検 索データ線対RC及びRC/に検索データが与えられた 場合も、対応するマッチ線MLB又はMLCが異なる

【0037】このような動作によって、ビット線対BL 及びBL/と検索データ線対RB及びRB/と検索デー タ線対RC及びRC/とにそれぞれ与えられた3種類の 検索データが、P1、P2、N1及びN2に保持された データと一致するか否かが、一度に検索することがで き、これらの検索結果が、マッチ線MLA、MLB、M LCにそれぞれ出力されることになる。但し、この実施 形態では、前述したように、各マッチ線が、"H"レベル であれば一致を、"L"レベルであれば不一致を表すもの

【0038】なお、この実施形態では、検索データ線対 が2対(RB及びRB/とRC及びRC/)のものを示 したが、2対に限定することなくn対のものであっても・ 勿論良い。但し、この場合は、追加構成される検索デー 夕線対それぞれに対し、3個のNチャネルMOS型FE Tを同様に接続構成する必要がある。

【0039】 (A-3) 効果の説明 以上のように、第1の実施形態によれば、(1)2対の 検索データ線対RB及びRB/、RC及びRC/と、

(2) この2対の検索データ線対に与えられた検索デー 40 タがそれぞれ、P1及びN1の接続点とP2及びN2の 接続点とに保持されたデータと一致するか否かを検索す るN21~N23及びN31~N33と、(3)この検 索結果を出力するマッチ線MLB及びMLCを有するの で、3種類の検索データを一度に検索することができる ようになる。

【0040】(B) 第2の実施形態 以下、本発明による連想メモリセルの第2の実施形態に ついて、図面を参照しながら詳述する。

【0041】(B-1) 構成の説明

図7は、第2の実施形態の連想メモリセルの構成を示し た回路図である。図7において、この連想メモリセル は、PチャネルMOS型FET P1及びP2と、Nチ ャネルMOS型FET N1~N4、N41~N44、 N51~N54及びN61~N64とを有する。

【0042】まず、各構成要素の接続関係について説明 する。P1及びP2のソースは"H"レベルを供給する電 源に接続され、N1及びN2のソースは"L"レベルを供 給するグラウンドに接続され、P1のドレインはN1の ドレインに接続され、P2のドレインはN2のドレイン 10 に接続される。

【0043】また、P1及びN1の接続点は、N3のド レインに接続されると共に、P2、N2、N42、N5 2及びN62のゲートに接続される。一方、P2及びN 2の接続点は、N4のドレインに接続されると共に、P 1、N1、N41、N51及びN61のゲートに接続さ

【0044】さらに、N3及びN4のゲートはワード線 WLに接続され、N3のソースはピット線BLに接続さ れ、N4のソースはビット線BL/に接続される。ビッ 20 N1の接続点とP2及びN2の接続点とに与えられた、 ト線対BL及びBL/の間には、ビット線BL側から、 N43のゲート及びソース、N41のドレイン及びソー ス、グラウンド、N42のソース及びドレイン、N44 のソース及びゲートが接続され、検索データ線対RB及 びRB/の間には、検索データ線RB側から、N53の ゲート及びソース、N51のドレイン及びソース、グラ ウンド、N52のソース及びドレイン、N54のソース 及びゲートが接続され、検索データ線対RC及びRC/ の間には、検索データ線RC側から、N63のゲート及 びソース、N61のドレイン及びソース、グラウンド、 N62のソース及びドレイン、N64のソース及びゲー トが接続される。

【0045】さらにまた、N43及びN44のドレイン がマッチ線MLAに接続され、N53及びN54のドレ インがマッチ線MLBに接続され、N63及びN64の ドレインがマッチ線MLCに接続される。

【0046】ここでさらに、このように接続された各構 成要素が有する機能について説明する。なお、図7にお いて、図1に示した第1の実施形態と対応する構成部分 は、同一の符号を付して示している。従って、その構成 40 レベルのまま保持される。 部分は上述した通りであり、説明を省略する。以下、第 1の実施形態と対応しない構成部分について説明する。

【0047】N41~N44は、ピット線BLとBL/ とに与えられた論理がそれぞれ、P1及びN1の接続点 とP2及びN2の接続点とに保持された論理と一致しな い場合、オンするN41又はN42に接続されたN43 又はN44が、ピット線BL又はBL/からそのゲート に"H"レベルが与えられてオンし、マッチ線MLAを" L"レベルにするものである。一方、ビット線BLとB

統点とP2及びN2の接続点とに保持された論理と一致 する場合には、オンするN41又はN42に接続された N43又はN44が、ピット線BL又はBL/からその ゲートに" L" レベルが与えられてオフし、予めマッチ線 MLAに"H"レペルが与えられていれば、マッチ線ML Aを"H"レベルのまま保持するものである。なお、ビッ ト対BL及びBL/の双方に"L"レベルが与えられたと きには、N43及びN44がどちらもオフするので、マ ッチ線MLAは"H"レベルのまま保持される。

【0048】なお、N51~N54も、対応接続する検 索データ線対RB及びRB/とマッチ線MLBとが異な る以外は、N41~N44と同様の機能を有するもので あり、また、N61~N64も、対応接続する検索デー 夕線対RC及びRC/とマッチ線MLCとが異なる以外 は、N41~N44と同様の機能を有するものである。

次に、上述した構成を有する第2の実施形態の連想メモ リセルの動作について、図7を参照しながら説明する。 【0050】P1、P2、N1及びN2では、P1及び 互いに相補の関係にある論理が保持される。

【0049】 (B-2) 動作の説明

【0051】ここで、ワード線WLに"H"レベルが与え られた場合、N3及びN4がオンするので、ビット線対 BL及びBL/にデータが与えられたときは、ビット線 BLとBL/とに与えられた相補関係の論理がそれぞ れ、P1及びN1の接続点とP2及びN2の接続点とに 与えられて保持される。一方、ビット線対BL及びBL /にデータが与えられないときは、P1及びN1の接続 点とP2及びN2の接続点とに保持された論理がそれぞ 30 れ、ピット線BLとBL/とに与えられる。

【0052】また、ワード線WLが"し"レベルの状態 で、ビット線対BL及びBL/に検索データが与えられ た場合には、ピット線BLとBL/とに与えられた論理 がP1及びN1の接統点とP2及びN2の接続点とに保 持された論理と一致しないときは、マッチ線MLAが[®] L^{*}レベルになる。一方、ピット線BLとBL/とに与 えられた論理がP1及びN1の接統点とP2及びN2の 接続点とに保持された論理と一致するときは、予めマッ チ線MLAが" H" レベルであれば、マッチ線MLは" H"

【0053】なお、ワード線WLが"し"レベルの状態で 検索データ線対RB及びRB/に検索データが与えられ た場合も、又は、ワード線WLが"L"レベルの状態で検 索データ線対RC及びRC/に検索データが与えられた 場合も、対応するマッチ線MLB又はMLCが異なる が、同様の動作が行われることになる。

【0054】このような動作によって、ピット線対BL 及びBL/と検索データ線対RB及びRB/と検索デー 夕線対RC及びRC/とにそれぞれ与えられた3種類の L/とに与えられた論理がそれぞれ、P1及びN1の接 50 検索データが、P1、P2、N1及びN2に保持された データと一致するか否かが、一度に検索することがで き、これらの検索結果が、マッチ線MLA、MLB、M LCにそれぞれ出力されることになる。但し、この実施 形態では、前述したように、各マッチ線が、"H"レベル であれば一致を、"L"レベルであれば不一致を表すもの とする。

【0055】なお、この実施形態では、検索データ線対 が2対(RB及びRB/とRC及びRC/)のものを示 したが、2対に限定することなくn対のものであっても 勿論良い。但し、この場合は、追加構成される検索デー 10 部分は上述した通りであり、説明を省略する。以下、第 夕線対それぞれに対し、3個のNチャネルMOS型FE Tを同様に接続構成する必要がある。

【0056】(B-3) 効果の説明

以上のように、第2の実施形態によれば、第1の実施形 態のN11~N13、N21~N23、N31~N33 の代わりに、同様の機能を有するN41~N44、N5 1~N54、N61~N64を設けたので、異なる接続 構成で、第1の実施形態と同様の効果が得られる。

【0057】(C) 第3の実施形態

以下、本発明による連想メモリセルの第3の実施形態に 20 ついて、図面を参照しながら詳述する。

【0058】 (C-1) 構成の説明

図8は、第3の実施形態の連想メモリセルの構成を示し た回路図である。図8において、この連想メモリセル は、PチャネルMOS型FET P1及びP2と、Nチ ャネルMOS型FET N1~N4、N11~N13、 N71、N72、N81及びN82とを有する。

【0059】まず、各構成要素の接続関係について説明 する。P1及びP2のソースは"H"レベルを供給する電 源に接続され、N1及びN2のソースは"L"レベルを供 30 リセルの動作について、上記各実施形態と異なる点を中 給するグラウンドに接続され、P1のドレインはN1の ドレインに接続され、P2のドレインはN2のドレイン に接続される。

【0060】また、P1及びN1の接続点は、N3のド レインに接続されると共に、P2、N2及びN12のゲ ートに接続される。P2及びN2の接続点は、N4のド レインに接続されると共に、P1、N1及びN11のゲ ートに接続される。

【0061】さらに、N3及びN4のゲートはワード線 WLに接続され、N3のソースはビット線BLに接続さ 40 た場合には、ビット線BLとBL/とに与えられた論理 れ、N4のソースはピット線BL/に接続される。ビッ ト線対BL及びBL/の間には、ピット線BL側から、 N11のソース及びドレイン、N12のドレイン及びソ ースが接続される。ここで、N11及びN12の接続点 は、N13、N71及びN81のゲートに接続される。

【0062】さらにまた、N13は、そのドレインがマ ッチ線MLAに、そのソースがグラウンドに接続され る。マッチ線MLBとグラウンドとの間には、マッチ線 MLB側から、N71のドレイン及びソース、N72の ドレイン及びソースが接続され、マッチ線MLCとグラ 50 る。

ウンドとの間には、マッチ線MLC側から、N81のド レイン及びソース、N82のドレイン及びソースが接続 される。N72のゲートはマスク設定信号線MB/が接 統され、N82のゲートはマスク設定信号線MC/が接 続される。

【0063】ここでさらに、このように接続された各構

12

成要素が有する機能について説明する。なお、図8にお いて、図1に示した第1の実施形態と対応する構成部分 は、同一の符号を付して示している。従って、その構成 1の実施形態と対応しない構成部分について説明する。 【0064】N71及びN72は、N11及びN12の 接続点の論理(一致判定結果)を重複して取り出し、マ スク設定信号線MB/また与えられたマスク設定情報に 基づき、この取り出した論理(一致判定結果)を出力又 は出力停止するものである。すなわち、N11及びN1 2の接続点が"H"レベル、及び、マスク設定信号線MB /が"H"レベルである場合、N71及び72の双方がオ ンし、マッチ線MLBを"L"レベルにするものである。 また、N11及びN12の接続点が L"レベル、及び又 は、マスク設定信号線MB/が"L"レベルである場合、 N71及び又は72がオフし、予めマッチ線MLBに H"レペルが与えられていれば、マッチ線MLBを"H" レベルのまま保持するものである。

【0065】なお、N81及びN82も、対応接続する マスク設定信号線MC/が異なる以外は、N71及びN 72と同様の機能を有するものである。

【0066】(C-2) 動作の説明

次に、上述した構成を有する第3の実施形態の連想メモ 心に、図8を参照しながら説明する。

【0067】ビット線対BL及びBL/に与えた検索デ ータを検索対象とするか(ケアするか)検索対象から除 外するか(マスクするか)の情報が、マスク設定信号線 MB/とMC/とに与えられる。なお、この実施形態で は、ケアする場合は"H"レベルが、マスクする場合は" し"レベルが与えることになる。

【0068】ここで、ワード線WLが L"レベルの状態 で、ビット線対BL及びBL/に検索データが与えられ がP1及びN1の接続点とP2及びN2の接続点とに保 持された論理と一致しないときは、マッチ線MLAが、 L レベルになるが、マスク設定信号線MB/が L レ ベルであれば、N72がオフ状態であるので、マッチ線 MLBは"H"レベルのまま保持される。すなわち、ビッ ト線対BL及びBL/に与えられたデータが一致しなく てもマッチ線MLBは"H"レベルのまま保持されるの で、このピット線対BL及びBL/に与えられたデータ は、検索対象から除外された(マスクされた)ことにな

[0069] また同様に、マスク設定信号MC/も゚L° [00 レベルであれば、N82もオフ状態であるので、マッチ 態の連 線MLCも"H"レベルのまま保持され、すなわち、検索 は異な

対象から除外されることになる。

【0070】なお、この実施形態では、マスク設定信号線が2線(MB/及びMC/)のものを示したが、2線に限定することなくn線のものであっても勿論良い。但し、この場合は、追加構成される検索データ線対それぞれに対し、2個のNチャネルMOS型FETを同様に接続構成する必要がある。

【0071】 (C-3) 効果の説明

以上のように、第3の実施形態によれば、(1) 2線のマスク設定信号線MB/及びMC/と、(2) この2線のマスク設定信号線に与えられたマスク設定情報に基づき、ピット線対BL及びBL/に与えられた検索データをマスクするN71及びN72、N81及びN82と、

(3) このマスクした検索結果を出力するマッチ線MLB及びMLCとを有するので、2種類のマスク設定情報に基づく検出結果を一度に得ることができるようになる

【0072】(D) 第4の実施形態 以下、本発明による連想メモリセルの第4の実施形態に ついて、図面を参照しながら詳述する。

【0073】図9は、第4の実施形態の連想メモリセルの構成を示した回路図である。図9において、この連想メモリセルは、PチャネルMOS型FET P1及びP2と、NチャネルMOS型FET N1~N4、N11、N12、N71、N72、N81、N82、N91及びN92とを有する。

【0074】この実施形態の構成要素の接続関係につい 30 ては、第3の実施形態の接続関係において、N13を取り除き、さらに、マッチ線MLAとグラウンドとの間に、マッチ線MLA側から、N91のドレイン及びソース、N92のドレイン及びソースが接続され、N91のゲートがN11及びN12の接続点に接続され、N92のゲートがマスク設定信号線MA/に接続されている。

【0075】なお、図9において、図8に示した第3の連想を実施形態と対応する構成部分は、同一の符号を付して示している。従って、その構成部分は上述した通りであり、説明を省略する。以下、第3の実施形態と対応しな40する。いN91及びN92について説明する。【00

【0076】N91及びN92は、N11及びN12の接続点が"H"レベル、及び、マスク設定信号線MB/が"H"レベルである場合、N91及び92の双方がオンし、マッチ線MLAを"L"レベルにするものである。また、N11及びN12の接続点が"L"レベル、及び又は、マスク設定信号線MB/が"L"レベルである場合、N91及び又は92がオフし、予めマッチ線MLBに"H"レベルが与えられていれば、マッチ線MLBを"H"レベルのまま保持するものである。

【0077】次に、上述した構成を有する第4の実施形態の連想メモリセルの動作について、第3の実施形態とは異なる点を中心に、図9を参照しながらごく簡単に説明する。

14

【0078】この実施形態の連想メモリセルでは、マッチ線MLAもさらに、ケアするかマスクするかの設定をすることができる。

【0079】すなわち、マッチ線MLAに対し、ケアするかマスクするかのマスク設定情報(但し、この実施形10 態の場合、ケアする場合は"H"レベル、マスクする場合は"L"レベル)をマスク設定信号線MA/に与えることによって、ビット線対BL及びBL/に与えられた検索データが、ケア又はマスクされることになる。

【0080】以上のように、第4の実施形態によれば、第3の実施形態において、(1) N13を取り除き、さらに、(2) マスク設定信号線MA/と、(3) このマスク設定信号線MA/に与えられたマスク設定情報に基づき、ビット線対BL及びBL/に与えられた検索データを検索対象から除外して、検出結果をマッチ線MLA に出力するN91及びN92とを有すので、マッチ線MLAに対してもマスクした検出結果を出力することができるようになる。

【0081】例えば、マッチ線MLA、MLB、MLCの順に既に優先度を持たせてある場合、上記第3の実施形態では、マッチ線MLAの検出結果は全くマスクされていない基本パターンのものとなり最も優先度が高いものとなるが、第4の実施形態では、全てのマッチ線MLA〜MLCに対してマスク設定信号線MA/、MB/、MC/で任意にマスクを設定することができるので、どのマッチ線でどの優先順位のものを出力するかを任意に設定できるようになる。

【0082】(E) 第5の実施形態

以下、本発明による連想メモリセルの第5の実施形態に ついて、図面を参照しながら詳述する。

【0083】図10は、第5の実施形態の連想メモリセルの構成を示した回路図である。図10において、この連想メモリセルは、PチャネルMOS型FET P1及びP2と、NチャネルMOS型FET N1~N4、N11~N13、N31~N33、N71、N72とを有する。

【0084】この第5の実施形態の連想メモリセルは、上記第1及び第3の実施形態を部分的に組み合わせた構成を有するものである。従って、各構成要素及びその接続関係については、第1及び第3の実施形態で説明した通りであり、ここでの説明は省略する。なお、図10において、図1及び図8に示した第1及び第3の実施形態と対応する構成部分は、同一の符号を付して示している。

[0085] したがって、この第5の実施形態の連想メ 50 モリセルの動作について、ごく簡単に説明する。

16 7の実施形態について、図面を参照しながら詳述する。

【0086】ビット線対BL及びBL/と検索データ線 対RC及びRC/とに与えられた検索データがそれぞ れ、保持されたデータと一致するか否かが検索されてマ ッチ線MLAとMLCとに出力される。

【0087】一方、マスク設定信号線MB/には、ビッ ト線対BL及びBL/に与えられた検索データをケアす るかマスクするかのマスク設定情報が与えられ、マッチ 線MLBには、このマスク設定情報に基づく検索結果が 出力されることになる。

【0088】以上のように、第5の実施形態によれば、 上記第1及び第3の実施形態と同様の効果が得られると 共に、複数の検索データの一部に対して任意にマスクし た検索結果を、一度の検索で得ることができるようにな る。

【0089】(F) 第6の実施形態

以下、本発明による連想メモリセルの第6の実施形態に ついて、図面を参照しながら詳述する。

【0090】図11は、第6の実施形態の連想メモリセ ルの構成を示した回路図である。図10において、この びP2と、NチャネルMOS型FET N1~N4、N 11, N12, N31~N33, N61~N64, N7 1、N72、N91及びN92とを有する。

【0091】この第6の実施形態の連想メモリセルは、 上記第2及び第4の実施形態を部分的に組み合わせた構 成を有するものである。従って、各構成要素及びその接 続関係については、第2及び第4の実施形態で説明した 通りであり、ここでの説明は省略する。なお、図11に おいて、図7及び図9に示した第2及び第4の実施形態 と対応する構成部分は、同一の符号を付して示してい

【0092】したがって、この第6の実施形態の連想メ モリセルの動作について、ごく簡単に説明する。

【0093】ビット線対BL及びBL/と検索データ線 対RC及びRC/とに与えられた検索データがそれぞ れ、保持されたデータと一致するか否かが検索されてマ ッチ線MLAとMLCとに出力される。

【0094】一方、マスク設定信号線MA/とMB/に はそれぞれ、ピット線対BL及びBL/に与えられた信 号をケアするかマスクするかのマスク設定情報が与えら 40 れ、マッチ線MLAとMLBにはそれぞれ、これらのマ スク設定情報に基づく検索結果が出力されることにな る。

【0095】以上のように、第6の実施形態によれば、 上記第2及び第4の実施形態と同様の効果が得られると 共に、複数の検索データの全部に対して任意にマスクし た検索結果を、一度の検索で得ることができるようにな る.

【0096】(G) 第7の実施形態 以下、本発明による連想メモリセル及び連想メモリの第 50 に出力する機能、全て不一致か否かを検出信号線NMA

【0097】 (G-1) 構成の説明 図12は、第7の実施形態の連想メモリの構成を示した 回路図である。図12において、この連想メモリは、m +1本のワード線WL [0~m] とn+1対のピット線 対Bし[0~n]及びBL/[0~n]とでマトリクス 状にアドレス付けされた、上記第1~第6の実施形態の いずれかに記載の(m+1)*(n+1)個の連想メモ リセル [00~mn] からなる。さらに、この実施形態 10 では、周辺回路として、プライオリティエンコーダと多 重一致検出回路と不一致検出回路とで構成された機能プ ロックPA~PCを有する。なお、図11においては、 表記上、3対のピット線対BL [0~2]及びBL/ [0~2] と4本のワード線WL [0~3] との構成部

【0098】まず、各構成要素の接続関係について説明 する。ワード線[a]とピット線対BL[b]及びBL / [b] とには、連想メモリセル [ab] が接続され^{*} る。また、連想メモリセル [a0~an] のマッチ線M 連想メモリセルは、PチャネルMOS型FET P1及 20 LAは全てマッチ線MLA[a]に接続され、そのマッ チ線MLBは全てマッチ線MLB [a] に接続され、そ のマッチ線MLCは全てマッチ線MLC [a] に接続さ れる。但し、aは0~mの任意の整数であり、bは0~ nの任意の整数であり、以下同様に用いる。

分のみを記載している。

【0099】また、マッチ線MLA [0~m] は機能プ ロックPAに接続され、マッチ線MLB [0~m] は機 能プロックPBに接続され、マッチ線MLC [0~m] は機能プロックPCに接続される。

【0100】次に、このように接続された各構成要素が 30 有する機能について説明する。

【0101】連想メモリは、ビット線対BL [0~n] 及びBL/[0~n]に与えられたデータ列を、任意の ワード線WL [a] に接続された連想メモリセル [a0 ~an]に保持し、また逆に、任意のワード線WL

[a] の連想メモリセル [a0~an] に保持されたデ ータ列をピット線対BL [0~n] 及びBL/ [0~ n] に出力するものである。さらに、この連想メモリ は、ピット線対 [0~n] 及びBL/ [0~n] に与え られた検索データ列が、任意のワード線 [a] の連想メ モリセル [a0~an] に保持されたデータ列と一致す るか否かを、上記各実施形態でも述べたように複数の検 索データ列や複数のマスク設定情報に基づいて検索し、 この検索結果を優先順位別にそれぞれマッチ線MLA [0~m] とマッチ線MLB [0~m] とマッチ線ML C [0~m] とに同時に出力するものである。

【0102】機能プロックPAは、マッチ線MLA[0 ~m] から与えられた検索結果に基づき、その一致した データのアドレスをパイナリで検出信号線AAに出力す る機能、同時に多重一致したか否かを検出信号線MMA

に出力する機能を有する。

【0103】なお、機能プロックPBも、対応接続する マッチ線MLB [0~m] と検出信号線AB、MMB、 NMBが異なる以外は、機能プロックPAと同様の機能 を有するものであり、機能プロックPCも、対応接続す るマッチ線MLC [0~m]と検出信号線AC、MM C、NMCが異なる以外は、機能プロックPAと同様の 機能を有するものである。

【0104】すなわち、この実施形態では、連想メモリ から出力される検出信号の優先順位別にそれぞれ、機能 10 プロックPA~PCが設けられている。

【0105】(G-2) 動作の説明

次に、上述した構成を有する第7の実施形態の連想メモ リの動作について、図12を参照しながら説明する。

【0 1 0 6】連想メモリセル [0 0~mn] にはそれぞ れ、相補関係の論理が保持される。

【0 1 0 7】ここで、任意の1本のワード線WL [a] に"H"レベル、その他に"L"レベルが与えられた場合、 ビット線対BL [0~n] 及びBL/ [0~n] にデー 夕列が与えられたときには、ビット線BL [0~n]と 20 BL/[0~n]とに与えられた相補関係の論理がそれ ぞれ、連想メモリセル [a0~an] に保持される。一 方、ビット線対BL [0~n] 及びBL/ [0~n] に データ列が与えられないときには、連想メモリセル [a 0~an] に保持された相補関係の信号が、ビット線B L [0~n] とBL/ [0~n] とに与えられて、デー 夕列が出力される。

【0108】また、ワード線WL [0~m] が全で"L" レベルの状態で、ビット線対BL [0~n]及びBL/ [0~n] に検索データ列が与えられた場合には、ビッ 30 ト線BL [0~n] とBL/ [0~n] とに与えられた 論理列が、任意のワードの連想メモリセル [a0~a n] に保持された論理列と一致するか否かが、複数の検 索データや複数のマスク設定情報に基づいて検索され て、この検索結果が優先順位別にそれぞれマッチ線ML A $[0\sim m]$ $\geq MLB$ $[0\sim m]$ $\geq MLC$ $[0\sim m]$ \geq に出力される。

【0109】機能プロックPAでは、マッチ線MLA [0~m] から与えられた検索結果に基づき、一致が全 くない場合には不一致信号が検出信号線NMAに出力さ 40 れ、同時に多重一致した場合には多重一致信号が検出信 号線MMAに出力される。また、一致した場合にはその 一致した相補の信号が保持されているアドレスが検出信 号線AAに出力される。但し、一致したデータが同時に 2以上あった場合には、予め定められた規則でこのうち の1つのアドレスが出力されることになる。

【0110】なお、機能ブロックPBでも、対応接続す るマッチ線MLB [0~m]と検出信号線AB、MM B、NMBが異なる以外は、機能プロックPAと同様の

するマッチ線MLC [0~m]と検出信号線AC、MM C、NMCが異なる以外は、機能プロックPAと同様の 動作が行われる。

【0111】このような動作により、上記各実施形態で 示した連想メモリセルで構成された連想メモリが、複数 の検索データ列や複数のマスク設定情報に基づいて、優 先順位別に同時に出力する検索結果を、周辺回路におい て、スムーズに処理(一致するデータ列は登録されてい たか、登録されていればどのアドレスに登録されていた か、2つ以上のアドレスに登録されていたか等) するこ とができるようになる。

【0112】なお、この実施形態では、連想メモリから の検索信号の優先順位が3つのものを示したが、3つに 限定することなくnのものであっても勿論良い。但し、 この場合は、追加構成される優先順位それぞれに対し、 機能プロックを同様に接続構成する必要がある。

【0113】 (G-3) 効果の説明

以上のように、第7の実施形態によれば、(1)m+1 本のワード線WL [0~m] とn+1対のピット線対B L [0~n] 及びBL/ [0~n] とでマトリクス状に アドレス付けされた、上記第1~第6の実施形態のいず れかに記載の (m+1) * (n+1) 個の連想メモリセ ル【00~mn】でなる連想メモリと、(2)この連想 メモリから出力される検出結果の優先順位別にそれぞれ 設けられ、与えられた同優先順位の検出結果に基づき、 一致したデータを保持するアドレスを出力すると共に、 多重一致したか否か全て不一致か否かを検出する機能プ ロックPA~PCとを有するので、上記各実施形態で示 した連想メモリセルで構成された連想メモリが、複数の 検索データ列や複数のマスク設定情報に基づいて、優先 順位別に同時に出力する検索結果を、周辺回路におい て、スムーズに処理することができるようになる。

【011·4】(H) 第8の実施形態

以下、本発明による連想メモリセル及び連想メモリの第 8の実施形態について、図面を参照しながら詳述する。 【0115】上記第7の実施形態では、連想メモリから 出力される検索結果の優先順位別にそれぞれ機能プロッ クPA~PCを設けたものを示したが、実際に処理対象 となるものの多くは、一致を検出した検索結果の中で最 も優先順位高いものだけであり、全ての優先順位に対し て処理を行う必要はない。すなわち、第8の実施形態で は、一致を検出した検索結果の中で最も優先順位の高い 検索結果のみを選定する手段を有し、この選定した検索 結果に対する機能プロック(但し、この実施形態では、 プライオリティエンコーダと一致パターン検出回路とに 分離して記載している)のみを有するものを示す。

【0116】 (H-1) 構成の説明

図13は、第8の実施形態の連想メモリの構成を示した 回路図である。図13において、この連想メモリも、上 動作が行われ、また、機能プロックPCでも、対応接続 50 記第7の実施形態と同様に、図示は省略しているが、m +1本のワード線とn+1対のビット線対とでマトリク ス状にアドレス付けされた、上記第1~第6の実施形態 のいずれかに記載の(m+1)*(n+1)個の連想メ モリセル [00~mn] からなる。さらに、この実施形 態では、周辺回路として、不一致検出回路NDA~ND Cと、m+1個のセレクタS0~Smと、プライオリテ ィエンコーダPEと、一致パターン検出回路MPCとを 有する。なお、図13においては、表記上、4本のワー ド線 [0~3] に対応するマッチ線部分の構成のみを記 載している。

【0117】まず、各構成要素の接続関係について説明 する。なお、連想メモリについては上記第7の実施形態 と同様である。連想メモリのマッチ線MLA [0~m] はそれぞれ不一致検出回路NDAを介してセレクタSO ~Smに接続され、マッチ線MLB [0~m] はそれぞ れ不一致検出回路NDBを介してセレクタS0~Smに 接続され、マッチ線MLC [0~m] はそれぞれ不一致 検出回路NDCを介してセレクタSO~Smに接続され る。また、不一致検出回路NDA~NDCの検出信号線 NMA~NMCは各セレクタS0~Smと一致パターン 20 検出回路MPCとに接続される。さらに、セレクタS0 ~SmはプライオリティエンコーダPEに接続される。 【0118】次に、このように接続された各構成要素が 有する機能について説明する。なお、連想メモリについ ては上記第7の実施形態と同様であり、説明を省略す る。

【0119】不一致検出回路NDAは、マッチ線MLA [0~m] から与えられた検索結果に基づき、全て一致 しない場合に不一致を検出し、不一致検出信号を検出信 号線NMAに出力するものである。なお、不一致検出回 30 路NDB及びNDCも、対応するマッチ線MLB[0~ m] 及びMLC [0~m] と検出信号線NMB及びNM .Cが異なる以外は、不一致回路NDAと同様のものであ

【0120】セレクタS0~Smは、不一致検出回路N DA~NDCがそれぞれ出力した不一致検出信号に基づ き、連想メモリから出力された検索結果のうち、一致を 検出したものの中で最も優先順位の高い検索結果を選定 し、この選定した検索結果のみをプライオリティエンコ ーダに与えるものである。

【0121】プライオリティエンヨーダPEは、セレク タSO~Smで選定された検索結果に基づき、一致した データのアドレスをパイナリで検出信号線A0に出力す るものである。ここで、一致したデータが同時に2以上 あった場合には、予め定められた規則でこのうちの1つ のアドレスが出力されることになる。

【0122】一致パターン検出回路MPOは、不一致検 出回路NDA~NDCがそれぞれ出力した不一致検出信 号に基づき、プライオリティエンコーダPEに出力され た検出結果の優先順位を示すバイナリコードを検出信号 50 クト信号生成部とを有する。

線MPに出力するものである。

【0123】 (H-2) 動作の説明

次に、上述した構成を有する第8の実施形態の連想メモ リの動作について、第7の実施形態と異なる点を中心 に、図13を参照しながら説明する。

【0124】連想メモリでは、与えられた検索データ列 が、任意のワード線の連想メモリセルに保持されたデー 夕列と一致するか否かが、複数の検索データや複数のマ スク設定情報に基づいて検索され、この検索結果が優先 順位別にそれぞれマッチ線MLA [0~m]とMLB 10 [0~m] とMLC [0~m] に出力される。なお、こ の実施形態では、マッチ線MLA [0~m] に出力され る検索結果が最も優先順位が高く、後は、マッチ線ML B [0~m]、MLC [0~m] の順に低くなるものと

【0125】不一致検出回路NDAでは、マッチ線ML A [0~m] から与えられた検索結果に基づき、全て一 致しない場合に不一致が検出され、不一致検出信号が検 出信号線NMAに出力される。なお、この実施形態で は、不一致を検出したときには検出信号線NMAに"H" レベルが、1以上の一致を検出したときには検出信号線 NMAに"L"レベルが出力される。また、不一致検出回 路NDB及びNDCでも、マッチ線MLB [0~m]及 びMLC [0~m] に対し、同様に不一致検出信号が検 出信号線NMB及びNMCに出力される。

【0126】ここで、セレクタS0~Smでは、不一致 検出回路NDA~NDCがそれぞれ出力した不一致検出 信号に基づき、連想メモリから出力された検索結果のう ち、一致を検出したものの中で最も優先順位の高い検索 結果が選定され、この選定された検索結果のみがプライ オリティエンコーダに与えられる。

【0127】プライオリティエンコーダPEでは、セレ クタSO~Smで選定された検索結果に基づき、一致し たデータのアドレスがバイナリで検出信号線A0に出力 され、一致パターン検出回路MPOでは、不一致検出回 路NDA~NDCがそれぞれ出力した不一致検出信号に 基づき、プライオリティエンコーダPEに出力された検 出結果の優先順位を示すバイナリコードが検出信号線M Pに出力されることになる。

【0128】さらに、図14はセレクタS0~Snの任 意の1つの詳細構成を示した回路図であり、図15はそ の詳細構成で生成されるセレクト信号の論理と一致パタ ーン検出回路MPOから出力されるパイナリコードを示 したものである。なお、図14においては、上述した" H"レベルを"1"として、"L"レベルを"0"として示し ている。また、" X " は" H " レベルでも" L " レベルでもど ちらでも良い場合を示している。

【0129】図14において、セレクタは、トランスフ ァゲートN201~N203と、図示は省略するがセレ 21

【0130】セレクト信号生成部では、不一致検出回路 NDA~NDCがそれぞれ出力した不一致検出信号に基づき、図15に示す論理を満たすようにセレクト信号SA~SCが生成されて、トランスファゲートN201~ N203に与えられる。

【0131】一方、トランスファゲートN201~N203ではそれぞれ、与えられたセレクト信号が"H"レベルのときには両端子間を導通させ、一方、与えられたセレクト信号が"L"レベルのときには両端子間を導通させない。

【0132】すなわち、このような動作により、不一致 検出回路NDAが不一致を検出しない("L"レベル)場 合、すなわち、最も優先順位の高い検索結果に一致が存 在する場合、他の不一致検出回路NDB及びNDCの検 出によらずトランスファゲートN201が導通してマッ チ線MLA[a]とML[a]とが導通し、マッチ線M LA[0~m]から出力される検索結果がプライオリティエンコーダPEに与えられることになる。

【0133】また、不一致検出回路NDAが不一致を検出し("H"レベル)、不一致検出回路NDBが不一致を20検出しない("L"レベル)場合は、すなわち、最も優先順位の高い検索結果に一致が存在せず、次に優先順位の高い検索結果に一致が存在した場合は、不一致検出回路NDCの検出によらずトランスファゲートN202が導通してマッチ線MLB[a]とML[a]とが導通し、マッチ線MLB[0~m]ら出力される検索結果がプライオリティエンコーダPEに与えられることになる。

【0134】さらに、不一致検出回路NDAが不一致を検出し("H"レベル)、不一致検出回路NDBが不一致を検出し("H"レベル)、不一致検出回路NDCが不一致を検出しない("L"レベル)場合は、すなわち、上位2つの優先順位の検索結果に一致が存在せず、最下位の優先順位の検索結果に一致が存在した場合は、トランスファゲートN203が導通してマッチ線MLC[a]とML[a]とが導通し、マッチ線MLC[0~m]から出力される検索結果がプライオリティエンコーダPEに与えられることになる。

【0135】さらにまた、全ての不一致検出回路NDA ~ NDCが不一致を検出した (H レベル) 場合は、プライオリティエンコーダPEには、検索結果は与えれな 40 いことになる。

【0136】なお、この実施形態でも、上記第7の実施 形態と同様に優先順位が3つのものを示したが、3つに 限定することなくnのものであっても良いことは勿論で ある。但し、この場合は、追加構成される優先順位それ ぞれに対し、機能プロックを同様に接続構成する必要が ある。

【0137】(H-3) 効果の説明 以上のように、第8の実施形態によれば、(1)連想メ モリから出力される検索結果に基づき、優先順位別にそ 50 検出信号を出力する不一致検出回路NDA~NDCと、 (2)この不一致検出回路NDA~NDCがそれぞれ出力する不一致検出信号に基づき、連想メモリからの優先

れぞれ、全て一致しない場合に不一致を検出して不一致

順位別の検索結果のうち、一致を検出したものの中で最も優先順位の高い検索結果のみを選定するセレクタS 0 ~Smとを有するので、上記第7の実施形態で優先順位別に設けた複数の機能プロックを、1つで実現することができ、トランジスタ等のハード量が大幅に削減でき10 る。

【0138】(1)他の実施形態

なお、上記各実施形態で示した連想メモリセル又は連想 メモリは、メッセージ単位での交換処理を行う装置に限 らず、他の同様な装置にも適用できることは勿論であ る。

【0139】また、上記第7の実施形態では、周辺回路として、プライオリティエンコーダ、多重一致検出回路及び不一致検出回路の機能を有す機能プロックPA~PCを示したが、この機能プロックPA~PCは、これらの機能の一部を有するものであっても良く、また、これら以外の機能を有するものであっても良い。

【0140】さらに、上記第8の実施形態で示したプライオリティエンコーダPEの代わりに、多重一致検出回路を適用しても良く、また、他の機能を有するものを適用しても良い。

マッチ線MLB $[0 \sim m]$ ら出力される検索結果がプラ $[0 \ 1 \ 4 \ 1]$ さらにまた、上記第 $3 \sim 6$ の実施形態でイオリティエンコーダPEに与えられることになる。 は、一致判定した結果を複数取り出し、この取り出した 各一致判定結果をマスク設定情報に基づいて出力又は出検出し("H"レベル)、不一致検出回路NDBが不一致 力停止にするものを示したが、この一致判定した結果をを検出し("H"レベル)、不一致検出回路NDCが不一 30 複数取り出す構成部分のみであっても、本発明に適用で致を検出しない("L"レベル)場合は、すなわち、上位 きる。

[0142]

【発明の効果】以上のように、第1の本発明によれば、 メモリセルと、このメモリセルに保持されたデータと検 索データとの一致を判定する照合手段とを有する連想メ モリセルにおいて、異なる検索データが与えられる複数 の照合手段を有するので、複数の検索データに対し、メ モリセルに保持されたデータとの一致を1回の検索で判 定できるようになる。

[0143] また、第2の本発明によれば、メモリセルと、このメモリセルに保持されたデータと検索データとの一致を判定して出力する照合手段とを有する連想メモリセルにおいて、照合手段の判定結果を、重複して取り出す1以上の取出手段を有し、各取出手段は、マスク設定情報に基づいて、重複して取り出した上記照合手段の判定結果を出力又は出力停止にするので、複数のマスク設定情報に基づく、メモリセルに保持されたデータと検索データとの一致を1回の検索で判定できるようになる。

- 【0144】さらに、第3の本発明の連想メモリによれ

23

ば、複数のワード線と複数のピット線対によってマトリクス状にアドレス付けされた第1又は第2の本発明の複数の連想メモリセルを有し、各連想メモリセルから出力される一致判定信号を、複数のワード線に対応して設けられた複数のマッチ線に、検索データ列別及び又はマスク設定情報列別に出力するので、複数の検索データ列に対し、メモリセルに保持されたデータとの一致を1回の検索で判定できるように、又は、複数のマスク設定情報に基づく、メモリセルに保持されたデータと検索データとの一致を1回の検索で判定できるようになる。

【図面の簡単な説明】

【図1】第1の実施形態の連想メモリセルの構成を示す 回路図である。

【図2】従来の連想メモリセルの構成を示す回路図であ ~

【図3】従来の連想メモリセルの構成を示す回路図である。

【図4】従来の連想メモリの構成を示すプロック図である。

【図5】従来の連想メモリを適用したアドレス変換装置20 PB及びPB/、PC及びPC/…検索データ線対、Pの動作説明図である。1、P2…PチャネルMOS型FET、N1、N2、N

【図 6】アドレス変換装置の第2の検索方法の説明図である。

【図7】第2の実施形態の連想メモリセルの構成を示す 回路図である。

【図8】第3の実施形態の連想メモリセルの構成を示す 回路図である。

【図9】第4の実施形態の連想メモリセルの構成を示す 回路図である。

【図10】第5の実施形態の連想メモリセルの構成を示す回路図である。

【図11】第6の実施形態の連想メモリセルの構成を示10 す回路図である。

【図12】第7の実施形態の連想メモリの構成を示すプロック図である。


【図13】第8の実施形態の連想メモリの構成を示すプロック図である。


【図14】第8の実施形態のセレクタの詳細構成を示す 回路図である。

【図15】第8の実施形態のセレクタと一致パターン検 出回路の動作説明図である。


【符号の説明】

PB及びPB/、PC及びPC/…検索データ線対、P 1、P2…PチャネルMOS型FET、N1、N2、N 21~N23、N31~N33…NチャネルMOS型F ET。






【図2】



【図4】




【図6】

宛先アドレス(16進数)	0120-0301-F81A-1111
第1張先検索パターン	0120-0301-F61A-1111
第2優先検索パターン	0120-0301-F61A-XXXX
第3優先検索パターン	0120-XXXX-XXXX-XXXX
第4優先検索パターン	XXXX-0301-F61A-1111

(但し、「X」はマスクする部分を示す。)

【図5】







【図15】


MP[1:0]


10 11

<u>sa</u>	NMA	NMB	NMC	SA	SB	· sc_
MLA(m) TG201	0	×	×	1	0	0
SB - \$A ML8(a) A TG202 ML(a)	1	0	×	o	1	0
58	1	1	0	0	0	1
MCC(a) TG2CS	0	0	a	0	0	O










【図11】

N82

ME RC BL

N64]

BL RC



【図13】

